本公開整體涉及半導體器件領域，并且具體地涉及具有不同鍵合焊盤尺寸的邏輯裸片和存儲器裸片的鍵合組件及其形成方法。
背景技術：
1、可將一對半導體裸片彼此鍵合以形成半導體芯片。可采用金屬到金屬鍵合來提供這對半導體裸片之間的信號路徑。
技術實現思路
1、根據本公開的一個方面，提供了一種包括存儲器裸片的半導體結構。存儲器裸片包括：源極層；絕緣層和導電層的交替堆疊；存儲器開口，該存儲器開口豎直地延伸穿過交替堆疊；存儲器開口填充結構，該存儲器開口填充結構位于存儲器開口中，其中存儲器開口填充結構中的每個存儲器開口填充結構包括相應豎直半導體溝道、位于導電層的層級處的存儲器元件的相應豎直堆疊、以及接觸相應豎直半導體溝道的第一端部的相應漏極區，其中相應豎直半導體溝道的第二端部電連接到源極層，并且其中導電層包括存儲器元件的相應豎直堆疊的字線；位線，該位線電連接到漏極區的相應子集；以及存儲器側介電材料層，該存儲器側介電材料層嵌入存儲器側金屬互連結構和存儲器側鍵合焊盤，其中存儲器側鍵合焊盤包括電連接到字線和位線中的相應一者的第一類型存儲器側鍵合焊盤，并且包括電連接到源極層的第二類型存儲器側鍵合焊盤，其中第一類型存儲器側鍵合焊盤中的每個第一類型存儲器側鍵合焊盤具有第一鍵合表面積，并且第二類型存儲器側鍵合焊盤中的每個第二類型存儲器側鍵合焊盤具有大于第一鍵合表面積的第二鍵合表面積。
2、根據本公開的另一方面，提供了一種形成半導體結構的方法。該方法包括：提供存儲器裸片，該存儲器裸片包括：絕緣層和導電層的交替堆疊；存儲器開口，該存儲器開口豎直延伸穿過交替堆疊；存儲器開口填充結構，該存儲器開口填充結構位于存儲器開口中，其中存儲器開口填充結構中的每個存儲器開口填充結構包括相應豎直半導體溝道、位于導電層的層級處的存儲器元件的相應豎直堆疊、接觸相應豎直半導體溝道的第一端部的相應漏極區、電連接到豎直半導體溝道的相應子集的第二端部的源極層，其中導電層包括存儲器元件的相應豎直堆疊的字線；位線，該位線電連接到漏極區的相應子集；存儲器側介電材料層，該存儲器側介電材料層嵌入存儲器側金屬互連結構和存儲器側鍵合焊盤，其中存儲器側鍵合焊盤包括電連接到字線或位線中的相應一者的第一類型存儲器側鍵合焊盤以及電連接到源極層的第二類型存儲器側鍵合焊盤，其中第一類型存儲器側鍵合焊盤中的每個第一類型存儲器側鍵合焊盤具有第一鍵合表面積，并且第二類型存儲器側鍵合焊盤中的每個第二類型存儲器側鍵合焊盤具有大于第一鍵合表面積的第二鍵合表面積；等離子體處理存儲器側鍵合焊盤；化學清潔存儲器側鍵合焊盤；以及將存儲器裸片鍵合到邏輯裸片。
1.一種包括存儲器裸片的半導體結構，其中所述存儲器裸片包括：
2.根據權利要求1所述的半導體結構，其中：
3.根據權利要求2所述的半導體結構，其中：
4.根據權利要求2所述的半導體結構，其中所述第一類型存儲器側鍵合焊盤、所述第二類型存儲器側鍵合焊盤和所述第三類型存儲器側鍵合焊盤具有相同厚度并且具有相同材料組成。
5.根據權利要求2所述的半導體結構，其中：
6.根據權利要求2所述的半導體結構，所述半導體結構還包括邏輯裸片，所述邏輯裸片包括：
7.根據權利要求6所述的半導體結構，其中所述邏輯側鍵合焊盤包括：
8.根據權利要求7所述的半導體結構，其中所述第三類型邏輯側鍵合焊盤與所述邏輯側金屬互連結構電隔離，并且第三類型存儲器側鍵合焊盤和第三類型邏輯側鍵合焊盤的每個鍵合對是電浮動的。
9.根據權利要求7所述的半導體結構，其中：
10.根據權利要求2所述的半導體結構，其中：
11.根據權利要求10所述的半導體結構，其中：
12.根據權利要求6所述的半導體結構，其中：
13.根據權利要求6所述的半導體結構，其中：
14.根據權利要求1所述的半導體結構，其中所述存儲器裸片還包括附加第二類型存儲器側鍵合焊盤，所述附加第二類型存儲器側鍵合焊盤電連接到源極連接通孔結構，所述源極連接通孔結構通過所述邏輯裸片將背側接觸焊盤結構電連接到所述源極層。
15.根據權利要求1所述的半導體結構，其中所述存儲器側鍵合焊盤包括銅鍵合焊盤。
16.一種形成半導體結構的方法，所述方法包括：
17.根據權利要求16所述的方法，其中：
18.根據權利要求17所述的方法，其中：
19.根據權利要求18所述的方法，其中所述邏輯側鍵合焊盤包括：
20.根據權利要求17所述的方法，其中：